Conception sur mesure d’un FPGA durci aux radiations à base de mémoire magnétique
Mercredi 19 juin 2013 14:30
- Duree : 2 heures
Lieu : Amphithéâtre P015 - Ecole Phelma POLYGONE - 23 rue des partyrs 38000 Grenoble
Orateur : Soutenance de thèse d'Olivier GONCALVES (INAC/SPINTEC)
Le but de la thèse a été de montrer que les cellules mémoires MRAM présentent de nombreux avantages pour une utilisation en tant que mémoire de configuration pour les architectures reconfigurables et en particulier les FPGAs (Field Programmable Gate
Arrays). Ce type de composant est programmable et permet de concevoir un circuit numérique simplement en programmant des cellules mémoires qui définissent sa fonctionnalité. Un FPGA est principalement constitué de cellules mémoires. C’est pourquoi la technologie mémoire utilisée détermine en grande partie les caractéristiques du circuit, comme sa surface ou sa consommation et influencent ses performances. Les mémoires MRAM sont composées de Jonctions Tunnel Magnétiques (JTMs) qui stockent l’information sous la forme d’une aimantation. Les atouts de la JTM, à savoir la non-volatilité associée à une grande rapidité et une faible consommation à l’écriture ainsi qu’une immunité intrinsèque aux radiations font d’elle une bonne candidate pour remplacer les mémoires conventionnelles dans de nombreuses applications et en particulier dans le domaine du spatial. En effet, l’utilisation dans ce domaine permet de tirer parti de tous les avantages de la JTM et permet donc de réaliser un FPGA résistant aux radiations et avec une basse consommation et de nouvelles fonctionnalités.
Le travail de la thèse s’est déroulé sur trois ans. La première année a été dédiée à l’état de l’art afin d’étudier les caractéristiques des MTJs, l’architecture des FPGAs, les techniques de durcissement aux radiations et de conception basse consommation. Au bout de la première année, un nouveau concept d’architecture de FPGA a été proposé. Les deuxième et troisième années ont été dédiées à l’implémentation de ce concept, à la recherche de la meilleure structure de circuit et la réalisation d’un circuit de base d’un FPGA ainsi que la conception puis la fabrication d’un démonstrateur. Le démonstrateur a été réalisé et testé avec succès et a permis de prouver le concept. Cette nouvelle architecture de circuit de FPGA a permis de montrer que l’utilisation de mémoire MRAM comme mémoire de configuration de FPGA était avantageuse et en particulier pour les noeuds technologiques avancés.
Membre du jury :
Mme Lorena ANGHEL
Professeur à Grenoble INP, Présidente du jury
Mr Lionel TORRES
Professeur à l’université de Montpellier II, Rapporteur
Mr Jacques Olivier KLEIN
Professeur à l’université Paris Sud, Rapporteur
Mr Bertrand GRANADO
Professeur à l’UPMC et à l’ENSEA, Examinateur
Mr Christian GAMRAT
Ingénieur chercheur au CEA/LIST, Examinateur
Mr Richard FOURNEL
Ingénieur à STMicroelectronics, Examinateur
Mr Bernard DIENY
Ingénieur chercheur au CEA à Spintec, Directeur de thèse
Mr Guillaume PRENAT
Ingénieur chercheur au CEA à Spintec, Encadrant de thèse
Contact : guillaume.prenat@cea.fr
Discipline évènement : (Physique)
Nature évènement : (Soutenance de thèse)
Site de l'évènement : Polygone scientifique
Prévenir un ami par email
Télécharger dans mon agenda