Contacts auto-alignés pour la technologie CMOS 10nm FDSOI

Orateur : Soutenance de Thèse d'Heimanu NIEBOJEWSKI (STMicroelectronics, CEA LETI, IEMN)

Dans le cas des générations de transistors sub-14nm, l’intégration de c ontacts métalliques classiques soumis aux limitations de la lithographie optique ne permet pas d’atteindre les performances d’alignement requises par les règles de dessin (pitch de grille 64nm en FDSOI 10nm) et les rendements industriels. Dans le cadre de ce travail de thèse CIFRE entre STMicroelectronics, le CEA LETI et l’IEMN , une nouvelle architecture de contacts auto-alignés (Self-Aligned Contacts ou SAC) est adressée pour les technologies FDSOI CMOS. Tout d’abord, nous avons proposé et validé l’intégration d’un module SAC dans une route CMOS FDSOI 14nm. Nous avons aussi démontré morphologiquement la faisabilité de contacts SAC pour des pitchs plus agressifs (nœud technologique 10nm). Par le biais de simulations numériques (TCAD et SPICE) l’impact de l’intégration des contacts auto-alignés sur les performances du transistor et du circuit, en termes de capacités parasites notamment, a ensuite été évalué dans le cas de la technologie 10nm FDSOI. Finalement, différentes techniques de transfert de contraintes mécaniques dans le canal du transistor ont été analysées en vue d’améliorer les performances de PFET en 10nm FDSOI. La génération des contraintes mécaniques via les contacts sur source-drain a également été investiguée.

Télécharger dans mon agenda